Il bus Low Pin Count (LPC), ma conosciuto anche come
PPC, nasce nel 1998 dalle abili mani degli ingegneri Intel, come sostituto della tecnologia
Industry Standard Architecture (ISA), generalmente rivolta a componenti integrati in un chip Super I/O. Esso viene utilizzato inizialmente sui PC compatibili IBM per collegare la CPU a periferiche a bassa velocità, come la ROM di boot, porte seriali e parallele, tastiere, mouse, controller floppy, fino ad arrivare al più recente
Trusted Platform Module (TPM).
LPC è un
bus sincrono, progettato per lavorare solo in diretta connessione con la scheda madre — non è disponibile alcun connettore — con la quale comunica tramite il
southbridge. Esso è caratterizzato da un'ampiezza di 4 bit e da una velocità analoga a quella del
PCI Local Bus per ragioni di compatibilità, 4 volte il clock di sistema (33,3 MHz).
I
vantaggi pratici rispetto al precedente bus ISA sono il minor numero di segnali richiesti (7 obbligatori di tipo bidirezionale) e il minor numero di pin sul circuito integrato (da 30 a 72 in meno, da qui il nome del bus). LPC prevede anche
sei segnali opzionali, utilizzati per la gestione degli interrupt, l'
accesso Direct Memory, il wake-up del sistema e la notifica di spegnimento ai dispositivi collegati.
Un
passaggio chiave nella storia del bus LPC è stata la
revisione 1.1 dell'agosto 2002, con l'
inclusione di cicli per la memoria firmware, allo scopo di separarli da quelli della memoria di applicazione, e le capacità di
lettura multibyte.
In Rete è possibile dare un'occhiata
a un chip IC, che utilizza l'interfaccia LPC: si tratta di un
SST 49LF040B a 32 pin, con 8 blocchi di memoria flash da 512 KB (4 MB), completo di circuito stampato.